CHƯƠNG 4 (TT): MẠCH ĐẾM

NỘI DUNG CHÍNH

- TỔNG QUAN
- BỘ ĐẾM KHÔNG ĐỒNG BỘ
- BỘ ĐẾM ĐỒNG BỘ
- BỘ ĐẾM XOẮN, VÒNG


3 2 1
2 3 4

Em hãy tô màu mình thích vào 11 quả đào dưới đây nhé!
11

PHẦN 1: TỔNG QUAN VỀ MẠCH ĐẾM

a) Khái niệm:

→ Mạch đếm hoạt đông trên nguyên tắc mạch tương tự, được kết nối từ các Flip Flop để thực hiện chức năng đếm của mạch.

b) **Phân loại**:

+ Theo chức năng: Đếm lên, đếm xuống, đếm vòng,..

+ Theo mạch: Mạch đếm không đồng bộ, đồng bộ, hỗn hợp.

c) **Chu trình đếm**: Là trình tự diễn ra các trạng thái của mạch đếm

0→1→ 2→ 3→ 4→ 5 →6→ 7 →8→ 9

9 →8→ 7 →6→5→ 4 →3→ 2 →1→ 0

Theo chiều mũi tên, trạng thái lần lượt là trạng thái hiện tại, trạng thái kế tiếp và trạng thái trung gian.

PHẦN 1: TỔNG QUAN VỀ MẠCH ĐẾM

d) **Số trạng thái (MOD):** Là tổng các trạng thái (số) có trong chu trình đếm.

e) **Các trạng thái đếm thường gặp**

+ **Bộ đếm MOD** 2^n**:** Là bộ đếm sẽ đếm liên tiếp hết tất cả các trạng thái mà tổ hợp bit có. Ví dụ: Với bộ đếm 2 bit, nếu chu trình nó đếm từ 0 đến 3 thì nó thuộc bộ đếm MOD 4 , với bộ đếm 3 bit, nếu chu trình đếm của nó từ 7 về 0 thì nó thuộc bộ đếm MOD 8.

+ **Bộ đếm MOD N:** Bộ đếm sẽ đếm liên tiếp các trạng thái những không đếm hết các tổ hợp. Ví dụ: Bộ đếm chu trình 0→1→2→3→4→5→6 thuộc bộ đếm MOD 7.

Bộ đếm MOD luôn phải có số 0 trong chu trình nếu đề không nói gì thêm. Nếu cho trạng thái ban đầu thì N chính là số trạng thái trong mạch a → a + N – 1

PHẦN 1: TỔNG QUAN VỀ MẠCH ĐẾM

+ **Bộ đếm liên tiếp không chứa 0:** Đếm các trạng thái liên tiếp nhưng không chứa số 0 trong chu trình. Ví dụ: 5→4→3→2→1, 8→9→10

+ **Bộ đếm ngẫu nhiên:** Đếm tùy ý trạng thái ngẫu nhiên. Ví dụ: 2→7→3→1→9

PHẦN 1: TỔNG QUAN VỀ MẠCH ĐẾM

Quy tắc sử dụng mạch đếm:

+ **Đếm liên tiếp:** Sử dụng mạch đếm không đồng bộ.

+ **Đếm tùy ý, ngẫu nhiên:** Sử dụng mạch đếm đồng bộ.



PHẦN 1: MẠCH ĐẾM KHÔNG ĐỒNG BỘ

Nguyên tắc xây dựng chung: Mạch đếm không đồng bộ còn gọi là mạch đếm nối tiếp, với:

+ Flip Flop được sử dụng ở đây là T – FF và JK – FF .

+ Các chân T , JK luôn được ở mức tích cực cao

+ Xung CK được mắc nối tiếp: ngõ ra của FF này (Q, $\overline{Q}$) sẽ là xung CK của FF tiếp theo (trừ thằng đầu).

Quy tắc xác định chiều đếm ứng với xung CK: "Cùng chiều Q đảo, ngược chiều Q không".

a) BỘ ĐẾM MOD 2^n

Xác định số bit ứng với full trạng thái. Cứ 1 bit sẽ cần dùng 1 FF. Nguyên tắc thiết kế dựa trên **nguyên tắc chung.**

+ Sử dụng FF không có PRE, CLR.

+ Nếu sử dụng FF có PRE, CLR hay đề yêu cầu thì cho PRE, CLR về mức không tích cực.

a) BỘ ĐẾM MOD 2^n

Ví dụ: Thiết kế mạch đếm lên không đồng bộ MOD 8, sử dụng JK - FF, xung clock tích cực mức cao.

Số FF cần sử dụng: $8 = 2^3$, nên sử dụng 3 FF.









Ví dụ: Thiết kế mạch đếm xuống không đồng bộ MOD 16, sử dụng JK - FF, xung clock tích cực mức thấp, PRE, CLR mức cao.



Số lượng FF: 4



b) Bộ đếm MOD N

Nguyên tắc thiết kế:

+ Xác định số lượng FF: Kiểm tra trạng thái lớn nhất trong chu trình, chuyển nó về nhị phân để xem cần bao nhiêu bit tương ứng bấy nhiêu FF. FF phải có PRE, CLR.

+ **Bước 1:** Thiết kế như bộ đếm MOD 2^n , bỏ qua PRE, CLR không tác động tới.

+ **Bước 2:** Lập bảng chu trình đếm và xác định **trạng thái trung gian** của chu trình.

- Nếu TTTG lớn hơn chu trình thì quan tâm các bit 1 của nó.
- Nếu TTTG nhỏ hơn chu trình thì quan tâm các bit 0 của nó.

+ **Bước 3:** Kiểm tra xem, PRE, CLR tích cực mức thấp hay cao để tạo hàm Reset tương ứng. Sau khi có hàm Reset, vẽ mạch và trỏ về trạng thái ban đầu của chu trình bằng cách trỏ vào PRE hoặc CLR của FF tương ứng.

+ **Kiểm tra:** Ngõ PRE, CLR nào còn dư không sài tới thì cho xuống mức không tích cực.

Xác định trạng thái trung gian của các chu trình sau, và phân loại bộ đếm.

a) 0→1→2→3→4

b) 7→6→5→4→3

c) 4→5→6→7

d) 10→9→8→7→6→5→4→3→2→1→0

e) 0→1→2→3

Trạng thái trung gian là trạng thái kế tiếp của chu trình, ứng với chu trình đếm lớn nhất tương ứng số bit.

Ví dụ: Thiết kế mạch đếm lên MOD 6 không đồng bộ , sử dụng T-FF, xung clock tích cực cạnh xuống, PRE, CLR tích cực mức thấp.



Đếm lên MOD 6 nên chu trình đếm là:

0→1→2→3→4→5

Ta có: $5_{10} = 101_2$

→Sử dụng 3 FF

TP	$Q_2Q_1Q_0$
0	000
1	001
2	010
3	011
4	100
5	101
6	110

TTTG là: 110 lớn hơn chu trình →Quan tâm bit 1

Hàm Reset:

Q_2	Q_1	RES
1	1	0

$$RES = \overline{Q_2} + \overline{Q_1} = \overline{Q_2Q_1}$$


T
PRE
Q
Ck
CLR
Q̄


T
PRE
Q
Ck
CLR
Q̄


T
PRE
Q
Ck
CLR
Q̄

Ví dụ: Thiết kế mạch đếm xuống MOD 7 không đồng bộ, tự chọn FF.



Đếm xuống MOD 7 nên chu trình đếm là:

6→5→4→3→2→1→0

Ta có: $6_{10} = 110_2$

→Sử dụng 3 FF

TP	$Q_2Q_1Q_0$
6	110
5	101
4	100
3	011
2	010
1	001
0	000
7	111

TTTG là: 111 lớn hơn chu trình →Quan tâm bit 1

Hàm Reset:

Q_2	Q_1	Q_0	RES
1	1	1	0

$$RES = \overline{Q_2} + \overline{Q_1} + \overline{Q_0} = \overline{Q_2Q_1Q_0}$$


T
PRE
Q
Ck
CLR
Q


T
PRE
Q
Ck
CLR
Q


T
PRE
Q
Ck
CLR
Q

c) Bộ đếm liên tiếp không chứa 0

Nguyên tắc: Thiết kế tương tự như bộ đếm MOD N, nhưng chúng ta cần phải thiết kế thêm mạch AUTO – RESET.

Dạng mạch AUTO – RESET



PRE, CLR mức thấp



PRE, CLR mức cao

Cách nối mạch AUTO – RESET

Ngõ ra của mạch AUTO – RESET được nối với ngõ ra của hàm RESET thông qua một cổng logic.

- CỔNG **AND**: PRE, CLR MỨC THẤP
- CỔNG **OR**: PRE, CLR MỨC CAO

Ví dụ: Thiết kế mạch đếm lên không đồng bộ, sử dụng JK-FF, xung clock tích cực mức thấp, PRE, CLR mức thấp. Đếm từ 2 lên 9.



Số lượng FF: 4

TTTG là: 1010 lớn hơn hơn chu trình →Quan tâm bit 1

TP	$Q_3Q_2Q_1Q_0$
2	0010
3	
4	
5	
6	
7	
8	
9	1001
10	1010

Q_3	Q_1	RES
1	1	0

Hàm Reset

$$RES = \overline{Q_3}\,\overline{Q_1} = \overline{Q_3 + Q_1}$$


PRE
J
Q
CLK
K
Q
CLR
PRE
J
Q
CLK
K
Q
CLR
PRE
J
Q
CLK
K
Q
CLR
PRE
J
Q
CLK
K
Q
CLR

Ví dụ: Thiết kế mạch đếm lên không đồng bộ từ 5 đến 15, FF tự chọn.



Số lượng FF: 4

TP	$Q_3Q_2Q_1Q_0$
5	0101
...	
15	1111
0	0000

Q_3	Q_2	Q_1	Q_0	RES
0	0	0	0	1

Hàm Reset

$$RES = \overline{Q_3}\,\overline{Q_2}\,\overline{Q_1}\,\overline{Q_0} = \overline{Q_3 + Q_2 + Q_1 + Q_0}$$

TTTG là: 0000 nhỏ hơn hơn chu trình

→Quan tâm bit 0


T
PRE
Q
Ck
CLR
$\overline{Q}$
T
PRE
Q
Ck
CLR
$\overline{Q}$
T
PRE
Q
Ck
CLR
$\overline{Q}$
T
PRE
Q
Ck
CLR
$\overline{Q}$

PHẦN 2: MẠCH ĐẾM ĐỒNG BỘ

a) Dạng không dùng AUTO – RESET.

Nguyên tắc thiết kế: Các FF được ghép song song xung CK.

+ Có thể sử dụng tất cả các loại FF. Không cần chân PRE, CLR, nếu có thì cho nó không tích cực.

+ Các chân CK được nối chung lại với nhau. Mạch đếm không phụ thuộc vào xung CK.

+ Sử dụng bảng đầu vào kích để lập bảng trạng thái cho mạch, dùng bìa K tối giản.

→ Chuyển chu trình đếm về nhị phân hết để xác định số bit.

BẢNG ĐẦU VÀO KÍCH FF

TTHT	TTKT	SR – FF		JK – FF		D – FF	T – FF
Q_n	Q_{n+1}	S	R	J	K	D	T
0	0	0	X	0	X	0	0
0	1	1	0	1	X	1	1
1	0	0	1	X	1	0	1
1	1	X	0	X	0	1	0

Ví dụ: Cho JK-FF, xung Ck tích cực cạnh xuống. Thiết kế mạch đếm đồng bộ theo chu trình sau: 0→1→3→4→5→6



000→001→011→100→101→110.

Số lượng FF: 3

TTHT			TTKT			J2	K2	J1	K1	J0	K0
Q2	Q1	Q0	Q2	Q1	Q0						
0	0	0	0	0	1	0	X	0	X	1	X
0	0	1	0	1	1	0	X	1	X	X	0
0	1	1	1	0	0	1	X	X	1	X	1
1	0	0	1	0	1	X	0	0	X	1	X
1	0	1	1	1	0	X	0	1	X	X	1
1	1	0	0	0	0	X	1	X	1	0	X

TTHT	TTKT	SR – FF		JK – FF		D – FF	T – FF
Q_n	Q_{n+1}	S	R	J	K	D	T
0	0	0	X	0	X	0	0
0	1	1	0	1	X	1	1
1	0	0	1	X	1	0	1
1	1	X	0	X	0	1	0

Q0 \ Q2 Q1

J0

	00	01	11	10
0	1	X	0	1
1	0	1	X	1

J1

	00	01	11	10
0	0	X	X	0
1	1	X	X	1

J2

	00	01	11	10
0	0	X	X	X
1	0	1	X	X

K0

	00	01	11	10
0	X	X	X	X
1	0	1	X	1

K1

	00	01	11	10
0				
1		1		

K2

	00	01	11	10
0	X	X	1	0
1	X	X	X	0

Hàm ngõ ra: $J_0 = \overline{Q_1}$ $\quad K_0 = Q_1 + Q_2$

$J_1 = Q_0$ $\quad K_1 = 1$

$J_2 = Q_1$ $\quad K_2 = Q_1$

$$: \begin{cases} J_0 = \overline{Q_1} \\ J_1 = Q_0 \\ J_2 = Q_1 \end{cases} \qquad \begin{cases} K_0 = Q_1 + Q_2 \\ K_1 = 1 \\ K_2 = Q_1 \end{cases}$$







b) Dạng có dùng AUTO – RESET.

→ FF phải có PRE, CLR mới sử dụng AUTO – RESET được.

+ Cách chọn mạch như dạng không đồng bộ.

+ Ngõ ra của mạch AUTO – RESET được trỏ trực tiếp vào **trạng thái ban đầu** của chu trình đếm thông qua PRE, CLR.

Ví dụ: Thiết kế mạch đếm đồng bộ theo chu trình sau: 2→5→7→9 có dùng ATRS. FF tự chọn.



Số FF: $9_{10} = 1001_2$, cần 4 FF

Chu trình đếm: 0010 →0101→0111→1001

TTHT				TTKT				T_3	T_2	T_1	T_0
Q_3	Q_2	Q_1	Q_0	Q_3'	Q_2'	Q_1'	Q_0'				
0	**0**	**1**	**0**	0	1	0	1	0	1	1	1
0	**1**	**0**	**1**	0	1	1	1	0	0	1	0
0	**1**	**1**	**1**	1	0	0	1	1	1	1	0
1	**0**	**0**	**1**	0	0	1	0	1	0	1	1

Hàm ngõ ra

$$T_1 = 1$$

$$T_2 = \overline{Q_3}\,\overline{Q_2}Q_1\overline{Q_0} + \overline{Q_3}Q_2Q_1Q_0 = \overline{Q_3}Q_1\left(\overline{Q_2 \oplus Q_0}\right)$$

$$T_0 = \overline{Q_3}\,\overline{Q_2}Q_1\overline{Q_0} + Q_3\overline{Q_2}\,\overline{Q_1}Q_0$$

$$T_3 = \overline{Q_3}Q_2Q_1Q_0 + Q_3\overline{Q_2}\,\overline{Q_1}Q_0$$

$$T_2 = \overline{Q_3}\,\overline{Q_2}\,Q_1\,\overline{Q_0} + \overline{Q_3}\,Q_2\,Q_1\,Q_0 = \overline{Q_3}\,Q_1\left(\overline{Q_2 \oplus Q_0}\right)$$

$$T_0 = \overline{Q_3}\,\overline{Q_2}\,Q_1\,\overline{Q_0} + Q_3\,\overline{Q_2}\,\overline{Q_1}\,Q_0$$

$$T_3 = \overline{Q_3}\,Q_2\,Q_1\,Q_0 + Q_3\,\overline{Q_2}\,\overline{Q_1}\,Q_0$$









PHẦN 3: BỘ ĐẾM VÒNG, VÒNG XOẮN

a) Bộ đếm vòng (Mạch dịch led)

Nguyên tắc thiết kế: Đếm n bit sử dụng n FF.
+ Sử dụng D – FF, PRE CLR mức thấp.
+ Các chân CK nối chung lại với nhau tạo thành ngõ CK.
+ Trừ FF đầu tiên ra, các FF sau PRE ở mức 1.
+ Sử dụng chân **PRE** của FF đầu và các chân **CLR** của các FF còn lại để tạo thành ngõ MR.
+ Ngõ ra Q của FF này nối vào ngõ vào D của FF kia.

Ví dụ: Thiết kế mạch đếm vòng 3 bit.



b) Bộ đếm vòng xoắn (Mạch led sáng tắt dần)

Nguyên tắc thiết kế: Đếm n bit sử dụng n FF.

+ Sử dụng D – FF, PRE CLR mức thấp.
+ Các chân CK nối chung lại với nhau tạo thành ngõ CK.
+ Các FF có chân PRE ở mức 1.
+ Sử dụng các chân **CLR** của các FF để tạo thành ngõ MR.
+ Ngõ ra Q của FF này nối vào ngõ vào D của FF kia trừ FF cuối cùng dùng ngõ **Q đảo.**

Ví dụ: Thiết kế mạch đếm vòng xoắn 4 bit.



Xác định các bộ đếm sau




'1'
'1'
'1'
Q0
Q1
Q2
'1'
'1'
'1'
J
PRE
Q
Ck
CLK
CLR
'1'
K
Q̄


Q0
Q1
Q2
'1'
Ck
J
PRE
Q
CLK
CLR
K
Q̄


A
B
C
I0
I1
I2
I3
MUX 4 → 1
Y
S1
S0